Ттл серия к155, экф155

Двоично-десятичный четырехразрядный счетчик К155ИЕ2

Рис. 2.1 К155ИЕ2

Быстродействующий декадный счетчик представляет собой асинхронный делитель частоты на триггерах типа JK.

Функциональная схема счетчика содержит четыре триггера:


Рис. 2.2 К155ИЕ2 Функциональная схема

Первый триггер, имеющий тактовый вход С1 и изолированный от других триггеров прямой выход 1, представляет собой счетчик-делитель на два. Три остальных триггера образуют счетчик-делитель на 5. Счетные импульсы при этом должны подаваться на вход С2, частота, деленная на 5, снимается с выхода 4.

Счетчики работают самостоятельно, однако установка их производится одновременно с помощью четырех установочных входов R1-R4, которые обеспечивают три режима работы счетчиков.

Значения сигналов на установочных входах для различных режимов работы счетчиков приведены в таблице 1.

Таблица 1
Режим работы счетчика R1 R2 R3 R4
Установка в ”0” 1 1 *
Установка в ”0” 1 1 *
Установка “9” * * 1 1
Счет * *
Счет * *
Счет * *
Счет * *

Переключение триггеров происходит по каждому заднему фронту входных тактовых сигналов:


Рис. 2.3 Временные диаграммы работы

Путем внешнего соединения выхода 1 со входом С2 образуется двоично-десятичный счетчик-делитель на 10. Счетные импульсы при этом подаются на вход С1, а частота, деленная на 10, снимается с выхода 4. В режиме счета состояния выходов триггеров меняются в последовательности двоично-десятичного счета.

Путем внешнего соединения выхода 4 со входом С1 образуется счетчик-делитель на 10 со скважностью, равной 2.Счетные импульсы при этом должны подаваться на вход С2, а частота, деленная на 10, снимается с выхода 1:

Рис. 2.4 Двоично-десятичный счетчик-делитель на 10

Рис

2.5 Cчетчик-делитель на 10 со скважностью, равной 2

В режиме счета состояния выходов триггеров меняются в последовательности двоичного счета от 0 до 4 и далее от 8 до 12.

Восьмиразрядный реверсивный сдвиговый регистр К155ИР13

Рис. 14.1 К155ИП13

Схема представляет собой 8-разрядный двунаправленный регистр сдвига с последовательным и параллельным занесением информации. Схема имеет входы последовательного занесения D+ при сдвиге вправо и D- при сдвиге влево, восемь входов параллельного занесения D1-D8, тактовый счетный вход С, управляющие входы V1 и V2 для выбора режима работы, вход установки в “0” R и восемь выходов каждого разряда 1-8


Рис. 14.2 К155ИП13 Функциональная схема

В зависимости от состояний установочных входов V1, V2 и R схема может работать в различных режимах:

  1. последовательного занесения со сдвигом вправо;
  2. последовательного занесения со сдвигом влево;
  3. параллельного занесения;
  4. хранения;
  5. установки в “0”.

При работе схемы в режиме последовательного занесения со сдвигом информации вправо на вход V1 подается уровень логического нуля, а на вход V2 – уровень логической единицы.

Информация в последовательном коде поступает на информационный вход D+. Сдвиг вправо на один разряд выполняется синхронно при каждом положительном перепаде тактового импульса.

Если на управляющий вход V1 подать уровень логической единицы, а на вход V2 уровень логического нуля, то на каждый положительный перепад тактового импульса будет осуществляться сдвиг влево. При этом вновь поступающая информация подается на последовательный вход сдвига влево D0.

Параллельное занесение информации осуществляется через информационные входы D1-D8, когда оба установочных входа находятся в состоянии логической единицы. На выходах регистра информация в параллельном коде появится синхронно по положительному перепаду тактового импульса.

При отсутствии тактового импульса информация будет храниться в регистре до прихода следующего положительного перепада тактового импульса.

Режимы работы, в которых может работать регистр, в зависимости от состояний входов приведены в таблице 11.

Таблица 11
Режим работы V1 V2 R D+ D- C
Последовательное занесение, сдвиг вправо 1 1 0/1 0→1
Последовательное занесение, сдвиг влево 1 1 0/1 0→1
Параллельное занесение 1 1 1 0→1
Хранение 1 0/* */0 *
Установка в «0» * * * * *

Триггеры не переключаются, когда на обоих управляющих входах уровень логического нуля.

Состояния управляющих входов V1, V2 может меняться только тогда, когда тактовый вход находится в состоянии логической единицы.


Рис. 14.3 Временные диаграммы работы

КМ155ИД8А, КМ155ИД9, К155ИД9

Без сомнений, эта пара (в керамическом корпусе) держит с большим
отрывом первое место в номинации «Самая красивая микросхема серии»

Просто какое-то
волнение в душе, когда держишь их в руке, это произведение искусства
и не только лишь инженерного.
Причём, обратите внимание, корпус весьма архаичен, явный привет из 70-х годов.
Он называется «Тур» и был разработан в НИИТТ в 1970-72 гг.
Форма ног, крышка корпуса — всё это отголоски древних времён, когда DIP
был ещё молод… Причем, насколько я знаю, это вообще чуть ли не единственные наши микросхемы в таком корпусе!
Вспоминается ещё разве что К507РМ1.
Опять же, золочение для микросхем невоенного применения (не отбраковки от «войны», а изначально гражданских)
вещь исключительная.
Впрочем, есть и вариант в обычном скучном пластике

Немного подробностей. Обе эти микросхемы представляют собой
дешифраторы для управления матрицей из светодиодов. 155ИД8 работает
на матрицу 7х5 точек, с возможностью индицировать цифры от 0 до 9, знаки
«-» и переполнение «Е». 155ИД9 управляет матрицей 7х4 точек;
справочный листок на неё.

Производитель, а, полагаю, и разработчик —
НИИ «Мион», г.Тбилиси (Грузия).
Как нередко было у «Миона», микросхемы эти не имеют зарубежного аналога, а представляют
собой чисто отечественные разработки.

Не могу отказать себе в удовольствии отснять их во всех
возможных ракурсах…

Синхронный десятичный четырехразрядный счетчик К155ИЕ9

Рис. 7.1 К155ИЕ9

Схема К155ИЕ9 представляет собой универсальный десятичный счетчик с синхронной параллельной записью информации. Схема имеет четыре информационных входа D1-D4, управляющий вход V1 для разрешения параллельной записи, счетный вход С, управляющий вход V2 для разрешения счета, выходы 1, 2, 3, 4 четырех разрядов счетчика, выход переноса Р и управляющий вход V3 для разрешения переноса.


Рис. 7.2 К155ИЕ9 Функциональная схема

Предварительная установка счетчика обеспечивается подачей сигналов на входы JK – триггеров через входы параллельной записи D1-D4 при наличии на входе V1 уровня логического нуля. Синхронная работа счетчика достигается тем, что изменение состояния выходов триггеров в соответствии с состоянием информационных входов происходит с приходом положительного перепада импульса. Такой режим работы исключает выбросы на выходе, которые обычно присущи асинхронным счетчикам.

Режим счета обеспечивается наличием уровней логической единицы на установочных входах V1, V2, V3.Изменение состояния счетчика происходит в последовательности двоично-десятичного счета по каждому положительному перепаду входного счетного импульса.

Уровень логического нуля на входе R устанавливает выходы всех триггеров в состояние логического нуля независимо от состояний счетного и управляющего входов.

Состояния счетного и управляющего входов для различных режимов работы счетчика приведены в таблице 6.

Таблица 6
Режим работы счетчика R V1 V2 V3 C
Установка в ”0” * * * *
Параллельная запись по входам D1-D4 1 1 1 0→1
Запрет записи 1 1 * *
Хранение 1 1 * *
Хранение 1 1 * *
Счет 1 1 1 1 0→1

Сигнал переноса формируется на выходе Р при появлении уровней логической единицы в первом и четвертом разрядах счетчика, если на входе разрешения переноса V3 также уровень логической единицы. Длительность положительного импульса на выходе Р равна периоду тактовой частоты.

Каскадное соединение счетчиков образуется соединением выхода переноса Р со входом разрешения переноса V3 следующего каскада счетчика. Недостатком последовательного соединения является низкая скорость счета.

Путем внешнего соединения выхода переноса Р со входом разрешения записи V1 можно получить программируемый счетчик-делитель с переменным коэффициентом деления, определяемый по формуле (7.1):

 N=10−M,{\displaystyle ~N=10-M,}  (7.1){\displaystyle \ {\color {Maroon}(7.1)}}

где М – число в двоично-десятичном коде, заносимое в счетчик через информационные входы.

Частота, снимаемая с выхода переноса Р, определяется по формуле (7.2):

 Fout=FinN,{\displaystyle ~F_{out}=F_{in}/N,}  (7.2){\displaystyle \ {\color {Maroon}(7.2)}}

где Fin{\displaystyle F_{in}} – входная тактовая частота.

Состояния программируемых входов, обеспечивающие различные коэффициенты деления счетчика, приведены в таблице 7.

Таблица 7
Коэффициент деления N D1 D2 D3 D4
2 1
3 1 1 1
4 1 1
5 1 1
6 1
7 1 1
8 1
9 1
10

Временные диаграммы работы счетчика:


Рис. 7.3 Временные диаграммы работы

Счетчик-делитель на 12 К155ИЕ4

Рис. 3.1 К155ИЕ4

Быстродействующий счетчик К155ИЕ2 представляет собой асинхронный делитель частоты на триггерах типа JK.

Функциональная схема счетчика включает в своем составе 4 триггера:


Рис. 3.2 К155ИЕ4 Функциональная схема

Первый триггер, имеющий тактовый вход С1 и изолированный от других триггеров прямой выход 1, представляет собой счетчик-делитель на 2. Три остальных триггера образуют счетчик-делитель на 6.Счетные импульсы при этом должны подаваться на вход С2, а частота, деленная на 6, снимается с выхода 4.

Счетчики работают самостоятельно, однако установка их производится одновременно с помощью двух установочных входов R1 и R2, которые обеспечивают два режима работы. Значения сигналов на установочных входах для различных режимов работы счетчиков приведены в таблице 2.

Таблица 2
Режим работы счетчика R1 R2
Установка в ”0” 1 1
Счет *
Счет *

Путем внешнего соединения выхода 1 со входом С2 образуется двоичный счетчик-делитель на 12. Счетные импульсы при этом подаются на вход С1, а частота, деленная на 12, снимается с выхода 4. В режиме счета состояния выходов триггеров меняются в последовательности двоичного счета от 0 до 5 и далее от 8 до 13.

Рис. 3.3 Двоичный счетчик-делитель на 12

Переключение триггеров происходит по каждому заднему фронту входных тактовых импульсов:


Рис. 3.4 Временные диаграммы работы

JK-триггер с логикой на входе ЗИ К155ТВ1

Рис. 25.1 К155ТВ1

Микросхема представляет универсальный многоцелевой JK – триггер со структурой “мастер — помощник”. Триггер имеет инверсные входы установки S# и R#. Каждый из входов J и K снабжен трехвходовым логическим элементом И, поэтому у микросхемы три входа J (J1-J3) и три входа К (К1-К3). У триггера имеется тактовый вход C# и комплементарные выходы Q и Q#.


Рис. 25.2 К155ТВ1 Функциональная схема

Управление состояниями триггера ТВ1 происходит согласно таблице 12, в которой перечислены 7 режимов его работы. Когда на входах S# и R# присутствуют напряжения высокого уровня, в триггер можно загружать информацию от входов J и K, либо хранить ее. Состояния двухступенчатого триггера переключаются фронтом и срезом положительного тактового импульса: JK-информация загружается в триггер-мастер, когда напряжение тактового входа переходит на высокий уровень и переносится в триггер-помощник по отрицательному перепаду тактового импульса (от В к Н). Отметим, что состояния выходов Q и Q# неопределенные, если на входы S# и R# одновременно поданы напряжения низкого уровня. Кроме того, сигналы на входах J и K не должны меняться, если на входе C# присутствует напряжение высокого уровня.

Входы S# и R# — асинхронные с активным низким уровнем. Когда на эти входы поданы противоположные уровни В и Н, входы С, J и K действовать не будут.

Таблица 12
Режим работы счетчика S# R# C# J K Q Q#
Асинхронная установка H B * * * B H
Асинхронный сброс B H * * * H B
Неопределенность H H * * * B B
Переключение B B 1→0 B B Q# Q
Загрузка 0 (Сброс) B B 1→0 H B H B
Загрузка 1 (установка) B B 1→0 B H B H
Хранение B B 1→0 H H Q Q#

Селектор-мультиплексор данных на 16 каналов со стробированием К155КП1

Рис. 15.1 К155КП1

Коммутатор (мультиплексор) 16 входов на один выход со стробированием. t(1→0)=15 нc; t(0→1)=22 нс.

Схема имеет 4 управляющих входа V0-V3, 16 информационных входов D0-D15, один стробирующий вход R и один выход.

В зависимости от кодовой комбинации на управляющих входах открывается одна из 16 схем совпадения. Сигнал с соответствующего информационного входа будет передан на выход коммутатора в инверсном коде. При этом стробирующий вход R должен находиться в состоянии логического нуля. Уровень логической единицы на стробирующем входе запрещает коммутацию любого входа на выход, на котором будет сохраняться уровень логической единицы независимо от состояний информационных входов. Схема может использоваться для преобразования параллельного кода в последовательный.


Рис. 15.2 К155КП1 Функциональная схема

К155ИЕ14 (74196)

Микросхема К155ИЕ14 (74196) — декадный асинхронный счетчик пульсаций. Он состоит из делителя на 2 (первый триггер, выход Q0, вывод 5) и делителя на 5 (выходы Q1 — Q3). Оба делителя имеют отдельные тактовые входы: C0 (вывод 8) и C1 (вывод 6). Нагрузочная способность выхода QO повышена, так как к нему дополнительно присоединят вход C1.

Состояния счетчика меняются по отрицательному перепаду тактового импульса. Из-за внутренних задержек переключения триггеров состояния выходов не могут устанавливаться строго одновременно. Как и для других асинхронных счетчиков, подключаемый к выходам дешифратор должен иметь разрешение по выходу, чтобы не передавать в шину данных ложные коды, которые могут возникнуть при смене внутреннего кода.

Режим работы счетчика можно выбрать по таблице. От этого десятичного счетчика можно получить две последовательности счета. Двоично-десятичную выходную последовательность можно получить, если подать тактовые импульсы на вход С0 и соединить выводы 5 и 6 (т. е. выход Q0 и вход С1). Если необходимо поделить входную частоту в 10 раз и получить при этом симметричный вытходной меандр, т.е. считать двумя пятерками (режим bi-quinary), следует подать импульсы с частотой. f на вход C1, а от выхода Q3 снять тактовый сигнал для входа C0

На выходе QO получим прямоугольные импульсы с частотой f/10 и скважностью 1: 2. При счете двумя пятерками максимальная скорость счета снижается из-за задержек в логической части делителя на 5

Вход сброса счетчика К155ИЕ14 (74196) имеет низкий активный уровень. Сигналом R=Н запрещается работа по всем входам счетчика, а на всех выходах появляется напряжение низкого уровня. Сброс здесь асинхронный. Когда на вход разрешения параллельной загрузки PE подано напряжение низкого уровня, действие тактовых входов запрещается. Данные присутствующие на входах D0 — Q3, загружаются параллельно в триггеры, счетчика.

Счетчик R155ИЕ14 (74196) удобно использовать как фиксирующую, отображающую код (по-другому, четырехбитовый байт) защелку. Если коды на входах D0 — D3 постоянно меняются, то выборки из этой цоследовательности цифровых слов будут отображаться на выходах, когда на вход PE дается напряжение низкого уровня. Счетчик К155ИЕ14 (74196) обеспечивает:
1. Входной ток низкого уровня не более -1,6 мА,
2. Входной ток высокого уровня не более 0,04 мА,
3. Потребляемая статическая мощность ≤ 310 мВт.

Режим работы

Вход

Выход

R

PE

C

Dn
QnСброс

Н

х

х

х

Н

Параллельная загрузка
В

Н

х

Н

Н

В

Н

х

В

В

Счёт

В

В

х

Счёт

Последовательность счёта для К155ИЕ14 (74196)

Двоично-десятичная

Симметрия

Число

Q3

Q2

Q1

Q0

Число

Q0

Q1

Q2

Q3

Н

Н

Н

Н

Н

Н

Н

Н

1

Н

Н

Н

В

1

Н

Н

Н

В

2

Н

Н

В

Н

2

Н

Н

В

Н

3

Н

Н

В

В

3

Н

Н

В

В

4

Н

В

Н

Н

4

Н

В

Н

Н

5

Н

В

Н

В

5

Н

В

Н

В

6

Н

В

В

Н

6

Н

В

В

Н

7

Н

В

В

В

7

Н

В

В

В

8

В

Н

Н

Н

8

В

Н

Н

Н

9

В

Н

Н

В

9

В

Н

Н

В

Зарубежным аналогом микросхемы К155ИЕ14 является счётчик .

Четырехразрядный двоичный сумматор К155ИМ3

Рис. 10.1 К155ИМ3

Схема К155ИМ3 представляет собой быстродействующий 4-разрядный двоичный сумматор, который имеет по два информационных входа А и В на каждый разряд, вход переноса P0, четыре выхода суммы s1, s2#, s3, s4# и выход переноса с четвертого разряда P4#.

Схема предназначена для сложения 4-разрядных двоичных чисел. Операция сложения в сумматоре выполняется параллельно, а операция распространения переноса — последовательно. Наличие инверсии между входом и выходом переноса одного разряда приводит к необходимости в инвертировании входных сигналов четных разрядов.

Результат суммирования снимается с выходов нечетных разрядов в прямом коде, с выходов четных разрядов – в инверсном.


Рис. 10.2 К155ИМ3 Функциональная схема

Одноразрядный сумматор К155ИМ1

Рис. 8.1 К155ИМ1

Сумматор 1-разрядный. t(p0) (0→1)17 нс; t(P0) (1→0)=12 нс; t(s) (1→0) =80 нс; t(s) (0→1)=55 нс.
Схема имеет по 4 входа А и В, обеспечивая прием информации с двух внешних регистров, вход переноса с предыдущего разряда P0, прямой s и инверсный s# выходы суммы и инверсный выход переноса P1# в последующий разряд.


Рис. 8.2 К155ИМ1 Функциональная схема

Одноразрядный сумматор используется для организации N-разрядных суммирующих и вычитающих устройств, в которых операции суммирования и вычитания производятся последовательно. С целью уменьшения задержки в цепи переноса вводится лишь одна логическая инверсия между входом P0 и выходом P1#. Инверсный выход переноса требует наличия инверсного входа переноса последующего разряда. Для инвертирования входных сигналов предусмотрены вентили внутри схемы (входы А3, А4 и В3, В4).

Для построения N-разрядного сумматора без использования дополнительных внешних вентилей используется чередующаяся структура, при которой в нечетных разрядах (1, 3, …) устройства используются прямые входы А1, А2, В1, В2 и прямые выходы суммы, а в четных разрядах (2, 4, …) используются инверсные входы А3, А4, В3, В4 и инверсные выходы суммы. Инверсные выходы переноса нечетных разрядов являются истинными для последующих четных разрядов.

При выполнении операции суммирования на вход P0 первого каскада подается уровень логического нуля. Управляющий сигнал, соответствующий уровню логической единицы, подается на один из прямых входов нечетных разрядов и один из инверсных входов четных разрядов.

При выполнении операции вычитания на вход P0 первого каскада подается уровень логической единицы, а сигналы на управляющих и информационных входах вычитаемого инвертируются.

Ниже в таблице 8 приведены некоторые комбинации наборов входных и выходных сигналов сумматора.

Таблица 8
A1 B1 A3 B3 P0 s# s P1#
1
1
1 1 1
1 1 1
1 1 1 1 1
1 1 1 1 1 1

К155ИЕ2 и КМ155ИЕ2 (7490)

Микросхемы К155ИЕ2 и КМ155ИЕ2 (7490) четырехразрядный десятичный асинхронный счетчик пульсаций. Внутренняя схема его показана на рисунке. Первый триггер счетчика DD1.3 может работать самостоятельно. Он служит делителем входной частоты в 2 раза, Тактовый вход этого делителя C0 (вывод 14), а выход QO (вывод 12). Остальные три триггера DD1.4 — DD1.6 образуют делитель на 5. Тактовый вход здесь C1 (вывод 1). Для обоих тактовых входов запускающий перепад отрицательный, т. е. от высокого уровня к низкому.

Счетчик имеет два входа R для синхронного сброса (выводы 6 и 7), а также два синхронных входа S (выводы 2 и 3) для предварительной загрузки в счетчик двоичного кода 1001, соответствующего десятичной цифре 9. Поскольку счетчик К155ИЕ2, КМ155ИЕ2 (7490) асинхронный, состояния на его выходах Q0 — Q3 не могут изменяться одновременно. Если -после данного счетчика выходной код, требуется дешифрировать, т. е. перевести его в десятичное число, дешифратор должен стробироватьея на время этой операции. Иначе из-за неодновременности переключения выходных уровней четырех триггеров могут дешифроваться импульсные помехи (клыки).

Входы синхронного сброса RI и R2 (двухвходовой элемент И) запрещают действие импульсов по обоим тактовым входам и входам установки S. Импульс, поданный на вход R, дает сброс данных по всем триггерам одновременно. Подачей напряжения на входы S1 и S2 запрещается прохождение на счетчик тактовых импульсов, а также сигналов от входов R1 и R2. На выходах счетчика Q0 — Q3 (выводы 12, 9, 8, и 11) устанавливаются напряжения выходных уровней ВННВ, что соответствует коду 1001, т. е. цифре 9.

Чтобы получить на выходах счетчика К155ИЕ2, КМ155ИЕ2 (7490) двоично-десятичный код с весом двоичных разрядов 8-4-2-1, необходимо соединить выводы 12 и 1 (т. е. выход Q0 и вход С1. Входная последовательность подается на тактовый вход С0 (вывод 14). Симметричный счетчик-делитель входной частоты в 10 раз получится, если соединить вывод 11 (выход QЗ) с выводом 14 (вход C0). Симметричный способ деления в зарубежной литературе называется bi-quinary, т. е. в переводе — две пятерки. Выходная последовательность при счете двумя пятерками имеет вид симметричного меандра с уменьшенной в 10 раз частотой. Снимается она с выхода Q0 (вывод 12) микросхемы К155ИЕ2 КМ155ИЕ2 (7490).

Для деления частоты на два используется тактовый вход С0 (вывод 14) и выход QО (вывод 12). Для деления частоты в 5 раз подаем входную последовательность на вывод 1. Выходной сигнал получаем на выходе Q3 (вывод 11), Внешние перемычки для этих простых делителей не нужны. Счетчик К155ИЕ2, КМ155ИЕ2 (аналог 7490 ) имеет ток потребления 53 мА и максимальную тактовую частоту 10 МГц. Аналогичная схема варианта 74LS 90 потребляет ток 15 мА и имеет тактовую частоту до 30 МГц.

Режим работы счетчика К155ИЕ2, КМ155ИЕ2 (7490) можно выбрать из таблицы (сброс выходных данных в ноль, установка, т.е. загрузка девятки, счет). В таблице показана последовательность смены напряжений высоких и низких уровней на выходах счетчика К155ИЕ2 и КМ155ИЕ2 (7490) в режиме двоично-десятичного счета, когда требуется соединить внешней перемычкой выход Q0 и вход С1 (т. е. выводы 1 и 12).

Зарубежным аналогом микросхемы КМ155ИЕ2 является микросхема 7490.

Счет Выход
Q0 Q1 Q2
В Н Н Н
1 В Н Н Н
2 Н В Н Н
3 В В Н Н
4 Н Н В Н
5 Н Н В Н
6 Н В В Н
7 В В В Н
8 Н Н Н В
9 В Н Н Н

R1

R2

S1

S2

Qo

Q1

Q2

Q3

В

В

Н

х

Н

Н

Н

Н

В

В

х

Н

Н

Н

Н

Н

х

х

В

В

В

Н

Н

В

Н

х

Н

х

Счет

х

Н

х

Н

Счёт

Н

х

х

Н

Счёт

х

Н

В

х

Счёт

простая схема управления шаговым двигателем

Схема управления шаговым двигателем приведена на рисунке 1. Схема реализована на микросхемах простой логики. В ней используются три микросхемы К561ЛА7 и одна К561ТМ2. В качестве мощных ключей для коммутирования обмоток шагового двигателя применены составные транзисторы КТ829А, способные выдерживать ток до семи ампер.

При нажатии на одну из кнопок двигатель начинает вращаться в ту или иную сторону. Кнопки использованы двойные, поэтому при их отпускании размыкается и цепь питания обмоток шагового двигателя, что исключает протекание сквозных токов при остановке двигателя. Но есть ситуации, когда для удержания ротора двигателя в нужном положении, необходимо, чтобы через одну из обмоток протекал удерживающий ток. В этом случае контроллер должен автоматически понизить напряжение питания обмоток двигателя до необходимой величины. В данной схеме этой опции нет, здесь напряжение питания снимается с обмоток двигателя полностью.

На микросхеме DD1 собран генератор импульсов, изменение частоты этого генератора влечет за собой изменение частоты вращения шагового двигателя. Каждый импульс данного генератора поворачивает ротор на один шаг. На микросхемах DD2 и DD3 собраны логические элементы «исключающие или» и совместно с двумя триггерами DD4.1 и DD4.2, микросхемы К561ТМ2, образуют схему двухразрядного кольцевого счетчика для коммутации обмоток. Схема обеспечивает работу шагового двигателя в полушаговом режиме. Осциллограммы импульсных последователей полушагов показаны на скриншоте 1. Все обмотки двигателя зашунтированы демпфирующими диодами, устраняющими коммутационные выбросы напряжения. Микросхемы питаются через стабилизатор напряжения DA1 — КР142ЕН8Б. Максимальное входное напряжение этой равно35В. Так что и максимальное напряжение питания двигателя будет равно 35В.

Почти все элементы схемы смонтированы на печатной плате. На плате нет микросхемного стабилизатора напряжения, демпфирующих диодов, кнопок и конденсаторов фильтра. При необходимости их можно разместить на плате, изменив немного ее топологию. Скачать схему и рисунок печатной платы можно здесь.

Источник

Микросхема К155ЛА3 и электронные самоделки на ней

Микросхема К155ЛА3,содержит четыре логических элемента 2И-НЕ,напряжение питания 5В,напряжение высокого уровня на выходе одного из элемента не ниже 2.4В,низкого уровня не более 0.4В.(на фото к55ла3,это полный аналог к155ла3,подходит по выводам и улучшенный)

Каждый элемент содержит четыре транзистора.VT1-двухэмиттерный транзистор,это транзистор входа,VT2-усиление,VT3-VT4 являются выходными транзисторами,каждый пропускает сигнал в своей фазе.Если VT3 открыт,то VT4 будет закрыт и наоборот.

Как работает микросхема.Высокий уровень-это единица и это соответствует напряжению от 2.4В и выше.Низкий уровень-это ноль,соответствует напряжению нескольких сотен милливольт.При подаче питания на микросхему 5В,на входах микросхемы вольтметр покажет высокий уровень примерно 3.5В,на выходах будет низкий уровень сотни или десятки мВ,так проверяют эту микросхему.

Если хоть на одном из входов элемента будет низкий уровень(вывод 1 или 2 подключен к минусу питания),то на выходе всегда будет высокий уровень или единица.Если на два входа подать высокий уровень,то на выходе будет низкий уровень или ноль.Инвертор-это когда на входе единица,а на выходе будет ноль и наоборот.

На двух элементах можно собрать простой генератор прямоугольных импульсов или мигалку.При подаче питания,на выводе 3 будет высокий уровень,а это значит,что на выводе 6 будет низкий уровень.Конденсатор С1 начнет заряжаться через резистор R1.Как только напряжение на конденсаторе достигнет пороговой величины,элемент DD1.1 инвертирует сигнал, на выводе 3 теперь будет ноль,а на выводе 6 будет единица.Конденсатор начнет разряжаться и вновь на выводе 3 появится единица и все будет повторяться.Светодиод будет мигать,частота вспышек зависит от емкости С1 и резистора R1.

На трех элементах можно собрать генератор прямоугольного сигнала на частоты десятки и сотни кГц,на частотах примерно 20-40МГц на выходе генератора будет синус.Генератор можно промодулировать звуком,надо на выводы 1-2 подать сигнал с плеера,тогда на FM приемнике можно будет поймать свой сигнал,но такой передатчик сгодится лишь для эксперимента.

Прерывистый звуковой генератор можно собрать на четырех элементах.На элементах DD1.3-DD1.4 собран звуковой генератор,на DD1.1-DD1.2 собран включатель-выключатель этого генератора.

Простая музыкальная игрушка.Звуковой генератор,тональность которого можно изменять резисторами разного сопротивления.Нажимая кнопку,подключаем резистор и генератор издает однотональный сигнал определенной частоты,на другую кнопку-сигнал другой частоты.Разных резисторов на разные номиналы должно быть штук десять,столько и кнопок.

Источник

Арифметико-логическое устройство К155ИП3

Рис. 11.1 К155ИП3

Универсальная микросхема К155ИП3 представляет собой 4-разрядное арифметико-логическое устройство (АЛУ), предназначенное для выполнения 16 арифметических операций с двумя 4-разрядными словами и формирования 16 логических операций.

Схема имеет информационные входы А0-А3, В0-В3, управляющие входы V0-V3, вход переноса с предыдущего разряда C, вход выбора режима M, выходы F1-F4, на которых фиксируется результат операций, выход сравнения E, выходы образования переноса G и распространения переноса P, выход переноса с четвертого разряда C4.

На информационные входы А0-А3 и В0-В3 поступают 4-разрядные двоичные числа. В зависимости от кодовой комбинации на управляющих входах V0-V3 осуществляется выполнение одной из 16 реализуемых операций.

Схема может выполнять одни и те же операции как при активном высоком, так и при активном низком уровне при различных кодовых комбинациях на управляющих входах.
Функции, выполняемые АЛУ при активном высоком уровне, приведены в таблице. Наличию переноса с предыдущего разряда при выполнении арифметических операций при активном высоком уровне соответствует уровень логического нуля на входе С

Таблица 9
V0 V1 V2 V4 Арифметич. операции при M=0, C=1 Логическая операция при M=1
F=A F=A#
1 F=A+B F=(A+B)#
1 F=A+B# F=A#B
1 1 F=-1 F=лог.»0″
1 F=A+AB# F=(AB)#
1 1 F=AB#+(A+B) F=B#
1 1 F=A-B-1 F=AxorB
1 1 1 F=AB#-1 F=AB#
1 F=A+AB F=A#+B
1 1 F=A+B F=(AxorB)#
1 1 F=AB+(A+B#) F=B
1 1 1 F=AB-1 F=AB
1 1 F=A+A F=лог.»1″
1 1 1 F=A+(A+B) F=А+В#
1 1 1 F=-A+(A+B#) F=F+D
1 1 1 1 F=A-1 F=F

Состояние входа М обуславливает выполнение арифметических или логических операций. При выполнении арифметических операций на вход М должен быть подан уровень логического нуля. С подачей на вход М уровня логической единицы запрещается выполнение переносов, и на выходах АЛУ появляются результаты логических операций.

Сигнал переноса с 4-го разряда С4 формируется с учетом переноса, поступающего на вход С предыдущего каскада и переноса, образованного АЛУ.

Выходы образования переноса G и распространения переноса P увеличивают логические возможности АЛУ, позволяя использовать его совместно со схемой ускоренного переноса К155ИП4.

На выходах F1-F4 фиксируется результат операций, а на выходе с открытым коллектором E- результат сравнения, соответствующий уровню логической единицы при равенстве между собой двух 4-разрядных чисел А и В.


Рис. 11.2 К155ИП3 Функциональная схема

2 D-триггера К155ТМ2

Рис. 26.1 К155ТM2

Микросхема содержит два независимых D-триггера, имеющих общую цепь питания. У каждого триггера есть входы D, S# и R#, а также комплементарные выходы Q и Q#. Входы S# и R# — асинхронные, потому что они работают (сбрасывают состояния триггера) независимо от сигнала на тактовом входе; активный уровень для них – низкий. Сигнал от входа D передается на выходы Q и Q# по положительному перепаду импульса на тактовом входе С (Н → В).


Рис. 26.2 К155ТМ2 Функциональная схема

Чтобы триггер переключался правильно, уровень на входе D следует зафиксировать заранее, перед приходом тактового сигнала. Защитный интервал должен превышать время задержки распространения сигнала в триггере. Если на входы S# и R# триггеров одновременно подаются напряжения низкого уровня, состояние выходов Q и Q# окажется неопределенным. Загрузить в триггер входные уровни В или Н ( то есть 1 или 0) можно, если на входы S# и R# подать напряжения высокого уровня.

Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы S# и R# поданы взаимопротивоположные логические сигналы. В это время входы C и D отключены.

Таблица 12
Режим работы счетчика S# R# C D Q Q#
Асинхронная установка H B * * B H
Асинхронный сброс B H * * H B
Неопределенность H H * * B B
Загрузка 1 (установка) B B 0→1 B B H
Загрузка 0 (Сброс) B B 1→0 H H B

Двоично-десятичный реверсивный счетчик К155ИЕ6

Рис. 5.1 К155ИЕ6

Схема К155ИЕ6 представляет собой синхронный 4-разрядный реверсивный двоично-десятичный счетчик.

Счетчик состоит из четырех двухступенчатых триггеров, работающих по принципу ведущий-ведомый, дешифратора счета и логической схемы предварительной установки. Отличительной особенностью схемы является возможность параллельной записи информации в счетчик:


Рис. 5.2 К155ИЕ6 Функциональная схема

Схема имеет два счетных входа (вход в режиме суммирования +1 и вход в режиме вычитания –1), четыре входа параллельной записи D1-D4, управляющий вход V, разрешающий параллельную запись информации, вход установки в “0 ” R, выходы четырех разрядов счетчика 1, 2, 4, 8, выходы прямого переноса Р+ и обратного переноса Р-,позволяющие осуществлять каскадное соединение счетчиков без дополнительной логики.

В зависимости от состояния на установочных и управляющих входах возможны три режима работы счетчика: режим установки в логический “0”; режим параллельной записи; режим хранения, режим счета.

Режим установка в “0” обеспечивается подачей на установочный вход R уровня логической единицы. При этом отключается вход, разрешающий запись, и входы параллельной записи.

Режим параллельной записи обеспечивается подачей на входы V и R уровня логического нуля. При этом импульсы, поданные на информационные входы D1-D4, появляются на выходе триггеров независимо от состояния входного тактового импульса.

Режим хранения обеспечивается подачей на вход V уровня логической единицы, а на вход R – уровня логического нуля. При этом запрещается запись новой информации и до прихода тактового импульса предыдущая информация хранится в счетчике. Поступление тактового импульса приводит к изменению состояния счетчика на следующее в последовательности двоично-десятичного счета. Дальнейший счет осуществляется по каждому положительному перепаду тактового импульса, когда на втором счетном входе – уровень логической единицы.

Состояния входов и выходов счетчика при различных режимах его работы приведены в таблице 4:

Таблица 4
Режим работы счетчика R1 V D1 D2 +1 -1 Выход 1 Выход 2
Установка в ”0” 1 * * * * *
Запись 1 * * 1
Хранение 1 * * 1
Счет в режиме суммирования 1 * * 0→1 1 * *
Счет в режиме вычитания 1 * * 1 0→1 * *

Примечание:

1.В таблице 4 для примера приведены состояния двух информационных входов и соответствующих им выходов.

2.* — состояние счетчика меняется в соответствии с диаграммой его работы.

На выходе прямого переноса Р+ импульс отрицательной полярности формируется при переполнении счетчика, то есть при появлении в нем максимального числа 9 и при условии, что тактовый импульс, поданный на вход +1, находится на уровне логического нуля. На выходе обратного переноса Р- импульс формируется при появлении на выходах всех разрядов счетчика логического нуля и когда тактовый импульс, поданный на вход -1, находится в состоянии логического нуля. Длительность импульсов на выходах Р+ и Р- равна длительности отрицательного импульса на счетном входе.

Каскадное соединение счетчиков образуется соединением выхода прямого переноса Р+ со счетным входом +1 следующего счетчика, а также соединением выхода обратного переноса Р- со счетным входом –1 следующего счетчика

Временная диаграмма работы счетчика:


Рис. 5.3 Временные диаграммы работы

Одноразрядный двоичный сумматор К155ИМ2

Рис. 9.1 К155ИМ2

Сумматор 2-разрядный. Схема имеет по два информационных входа А и В на каждый разряд, вход переноса P0, выходы суммы с первого s1 и второго s2# разрядов и выход переноса со второго разряда P2#.

Схема предназначена для сложения 2-разрядных двоичных чисел. Операция сложения в сумматоре выполняется параллельно, а операция распространения переноса – последовательно.

Наличие инверсии между входом и выходом переноса одного разряда приводит к необходимости в инвертировании входных сигналов второго разряда. Результат суммирования снимается с выхода первого разряда в прямом коде, а с выхода второго разряда – в инверсном коде.


Рис. 9.2 К155ИМ2 Функциональная схема

Оцените статью
Рейтинг автора
5
Материал подготовил
Илья Коршунов
Наш эксперт
Написано статей
134
Добавить комментарий